
復制粘貼/輸入輸出功能考試
MOSFET是用柵端電阻值把控好源漏直流電壓的元器,在特定一定漏源端電阻值下,可測出一只IDs~VGs密切感情直線方程,分別單組臺階式漏源端電阻值可測出一叢叢直流電源電輸進特質直線方程。 MOSFET在特定一定的柵源端電阻值下所得額IDS~VDS 密切感情就是指直流電源電模擬效果特質,分別單組臺階式柵源端電阻值可測 得一叢叢模擬效果特質直線方程。 按照APP環境的各種,MOSFET元器的瓦數要求 又不一樣。對于3A如下的MOSFET元器,推存2臺S類型源表或1臺DP類型雙入口源表建造測評情況報告,明顯端電阻值300V,明顯直流電壓3A, 世界上最大直流電壓10pA,會滿意小瓦數MOSFET測評的市場需求。
針對最(zui)大(da)電(dian)流為3A~30A的(de)MOSFET功率(lv)器件,推薦采用(yong)2臺P系(xi)(xi)列(lie)脈沖(chong)源表或1臺DP系(xi)(xi)列(lie)雙通道源表搭(da)建測試方案,其最(zui)大(da)電(dian)壓 300V,最(zui)大(da)電(dian)流30A。


針(zhen)對最大(da)電流為30A~100A的(de)MOSFET功率器件, 推(tui)薦采用(yong)P系列脈(mo)沖源表+HCP搭建測(ce)試方案,最大(da)電 流高達(da)100A。

閾值法(fa)額定電壓VGS(th)
VGS(th)是指柵源電(dian)壓能使漏極(ji)開(kai)始有電(dian)流的VG S 值;測試儀表推薦S系(xi)列(lie)源表。
漏電流自測
IGSS(柵(zha)源(yuan)漏(lou)電流(liu)(liu))是指(zhi)在特定的柵(zha)源(yuan)電壓情況下(xia) 流(liu)(liu)過柵(zha)極(ji)的漏(lou)電流(liu)(liu);IDSS(零(ling)柵(zha)壓漏(lou)極(ji)電流(liu)(liu))是指(zhi)在當 VGS=0時,在指(zhi)定的VDS下(xia)的DS之間漏(lou)電流(liu)(liu),測試時推薦使用(yong)一臺(tai)普賽斯S系列(lie)或P系列(lie)源(yuan)表;
耐壓試驗考試
VDSS(漏(lou)源擊(ji)穿(chuan)電(dian)壓):是指在(zai)VGS=0的(de)(de)條件(jian)(jian)下(xia)(xia),增(zeng)加(jia)漏(lou)源電(dian)壓過程(cheng)中使(shi)ID開始劇增(zeng)時的(de)(de)VDS值; 根據器(qi)件(jian)(jian)的(de)(de)規格不(bu)同,其耐壓指標也不(bu)一致,測試(shi) 所需的(de)(de)儀(yi)表也不(bu)同,擊(ji)穿(chuan)電(dian)壓在(zai)300V以(yi)下(xia)(xia)推薦(jian)使(shi)用(yong)S系(xi)列臺式(shi)源表或P系(xi)列脈沖源表,其最大電(dian)壓300V,擊(ji)穿(chuan)電(dian)壓在(zai)300V以(yi)上的(de)(de)器(qi)件(jian)(jian)推薦(jian)使(shi)用(yong)E系(xi)列,最大電(dian)壓 3500V。

C-V測試方法
C-V測定所用于整存整取監管集成型電路設計的生產流程,通 過測定MOS電感中頻和低頻時的C-V申請這類卡種曲線提額,能獲取 柵脫色層規格tox、脫色層電荷量和畫面態強度Dit、平帶 電壓降Vfb、硅襯底中的摻入溶度等參數設置。 依次檢查Ciss(讀取電感)、Coss(所在 電感)或Crss(交叉文件傳輸電感)。如需(xu)讀取基本平臺修建細則(ze)及測試儀(yi)輸電線路(lu)連結須知(zhi),歡迎詞撥電話(hua)咨詢中(zhong)心18140663476!
在線
咨詢
掃碼
下載